2023全国大学生电子设计大赛H题国一方案

最新推荐文章于 2024-07-27 09:20:01 发布

每天都要吃小猪

最新推荐文章于 2024-07-27 09:20:01 发布

阅读量5.3k

点赞数 6

文章标签： fpga开发

本文链接： https://blog.csdn.net/weixin_46743189/article/details/134534418

版权

摘要

本系统以 FPGA 为控制核心设计并制作了信号分离装置。信号 A、 B 经增益为
1 的加法器得到混合信号 C。分离电路主要由鉴相器、射极跟随器、滤波器和 A/D、
D/A 等模块构成。射极跟随器用于隔开前后级；信号 C 经模数转换 ADS805， FPGA
内部利用 FFT 对采样数据进行频谱分析； DDS 将信号重构并通过数模转换 DAC904 输
出两信号A'和B'。鉴相器 AD8302 对输出信号A'和混合信号 C 进行相位比较并输出直流
电压，该直流电压随相差线性变化，滤波器滤除交流噪声，直流电压再经数模转换
ADS1118， FPGA 利用采样数据对 DDS 输出信号进行频率调整，消除信号漂移。本系
统能分离正弦波和三角波的任意组合，在频率 20kHz~100kHz 内 5kHz 的整数倍频率，
输出信号无波形失真，峰峰值均不小于 1V，且连续稳定同频显示。当 A’、 B’信号为整
数倍关系时，实现全部频率的相位控制，分辨率为 5° ，误差绝对值不大于 5°

总框架：

DDS框架输出

加法器电路

思路分享：一般的滤波法做出很好的好像还没看到，本题大多做的比较好的都是FFT+重构+去相位漂移

我们也是采用后者方法，但是仅仅只能做完全部，没办法做到500khz,仅供大家参考

FFT：通过FPGA测量

由于晶振不同FPGA输出频率或者DDS输出频率与信号源输出有微小的频率差距，因此示波器上会看到很明显的漂移

我们采用的方法是鉴相，具体实施步骤如下：

（1）两路信号A,B经过加法器输出C经过射随，用AD805采样到FPGA

（2）FFT测信号C的频谱可以根据分布分辨出A,B信号的信号类型与频率

（3）信号重构，可以用FPGA的DAC输出，也可以用外控DDS输出先输出一个A’，B‘，此时的A’，B'与原信号A,B之间有频率差会导致相位漂移从而在示波器上不能同频稳定显示

（4）相位锁定，采用AD8302鉴相器对输出的A‘信号与C信号进行鉴相，将代表相位的AD8302输出幅值输入AD1118输入FPGA，我们的目标就是要让AD8302的幅值稳定就能保持相位不飘了，我们设置一个反馈部分，当发现幅值增大或幅值减小时分别微小地增大、减小（这个要自己调一下）输出频率，从而让相位保持稳定，最后几乎稳定在2度之间调动。然后B'信号和A信号由于信号源是满足倍数关系的，所以我们的B’输出也和A‘输出满足关系B’/A‘=B/A，所以微调时变化和A’一样但大小得是pinlvB/pinlvA倍数。

（5）最后的输出A，B相位设定只需要通过DDS的控制字的起始位置就可以控制相位差了

效果是：基础部分+发挥部分都能做，但是微调负反馈频率太消耗时间了，所以没时间拓展了，用的FPGA晶振是200 M，如果不够高可以用DDS也行。

方案仅作为思路参考，个人感觉用其他方案如计算过零点检测然后没几个周期直接将相位复原可能会更好，也比较容易做更高频率